CQ_V850 gccメモ(クロック編)

gcc で CQ_V850 アプリ開発をするためにまとめたメモです。インターフェース2007年6月号「TOPPERS OS の移植とライン・トレース・カーの製作事例」のサンプルソースを参考にしています。

今回は gcc に特化した内容ではありませんが、クロック関係のレジスタの設定についてまとめました。詳細はユーザーズ・マニュアル「V850ES/JG2 ハードウエア編」の「第6章 クロック発生機能」を参照。


■プロセッサ・クロック・コントロール・レジスタ (PCC)

・特定レジスタ。
・初期値は0x03(メインクロック動作、8分周)。

○ビット0〜ビット3 (CK0, CK1, CK2, CK3)

クロックの選択。

○ビット4 (CLS)

CPU クロックの状態(メインクロック動作／サブクロック動作)。リードオンリー。

○ビット5 (MFRC)

メイン・クロックの内蔵帰還抵抗の選択。

○ビット6 (MCK)

メイン・クロック発振回路の制御。

○ビット7 (FRC)

サブクロックの内蔵帰還抵抗の選択。


■内蔵発振モード・レジスタ (RCM)

・初期値は0x00(内蔵発振器発振)。

○ビット0 (RSTOP)

内蔵発振器の発振／停止。


■CPU 動作クロック・ステータス・レジスタ (CCLS)

・リードオンリー。

○ビット0 (CCLSF)

CPU動作クロックの状態。


■PLL コントロール・レジスタ (PLLCTL)

・初期値は0x01(PLL 動作、クロック・スルー・モード)。

○ビット0 (PLLON)

PLL 動作停止レジスタ。

○ビット1 (SELPLL)

CPU 動作クロック選択レジスタ。


■クロック・コントロール・レジスタ (CKC)

・特定レジスタ。
・初期値は0x0a(4てい倍)。

○ビット0 (CKDIV0)

PLL モード時の内部システム・クロック。


■ロック・レジスタ (LOCKR)

・PLL 周波数の安定状態を確認するのに使用する。
・リードオンリー。

○ビット0 (LOCK)

PLL のロック状態の確認。


■PLL ロックアップ時間指定レジスタ (PLLS)

・初期値は0x03(2¹³/f_x)。

○ビット0〜ビット2 (PLLS0, PLLS1)

PLL ロックアップ時間の選択。


●関連エントリ

CQ_V850 gccメモ(共通編)